Intels zukunftskritische Chiptechnologie: PowerVia

Intel lieferte detaillierte Informationen zu Produktionstechnologien, die bei den Werken, die in den kommenden Jahren in unser Leben eintreten werden, eine entscheidende Rolle spielen werden. Die Namen der 18A- und 20A-Herstellungsprozesse (18/20 Angström, 1,8/2,0-nm-Klasse) werden wir in naher Zukunft häufig hören. Der Technologieriese arbeitet auch an der BS PDN-Analyse (Backside Power Delivery Network), die Teil dieser Prozesse sein wird.

Die Ingenieure des Unternehmens entwickeln die Intel 4+ PowerVia-Technologie, um BS PDN optimal zu nutzen. Die Backside-Power-Analyse kommt weltweit zum ersten Mal zum Einsatz und stellt einen wertvollen Meilenstein in der Chipherstellung dar.

Die 18A- und 20A-Fertigungstechnologien von Intel werden mit zwei wertvollen Innovationen ausgestattet sein: RibbonFET-Gate-Allround-Feldeffekttransistoren (GAAFETs) und das Back-End-Stromverteilungsnetzwerk PowerVia. Die Vor- und Nachteile von GAA-Transistoren wurden bereits diskutiert. Neben der Blue-Gruppe arbeiten auch andere Halbleiterunternehmen wie Samsung und TSMC an Transistoren vom Typ GAA.

Wir werden uns jetzt mehr auf die PowerVia-Technologie konzentrieren. Die hintere Stromschiene soll die Strom- und E/A-Kabel trennen, indem die Stromleitungen hinter den Wafer geschoben werden. Diese Methode ermöglicht Probleme wie Widerstandserhöhungen am hinteren Ende der Grenze (BEOL). Dadurch steigen sowohl die Leistung als auch der Wirkungsgrad der Transistoren. Darüber hinaus werden mögliche Störungen in der Mitte von Daten- und Stromkabeln eliminiert und die logische Transistordichte erhöht.

Obwohl BD PDN derzeit in keinem Chip verwendet wird, wird es mit der Zeit zu einer Standard-Chipfunktion werden. Wenn Sie sich also bereits an diese Art von Ausdrücken gewöhnen, wäre das in Ordnung. In der Vergangenheit wurden einige wertvolle Schritte in der Chipproduktionstechnologie unternommen. Intel behält das BD-PDN-Äquivalent mit großen Durchbrüchen bei der 90-nm-Siliziumtechnologie im Jahr 2003, dem 45-nm-High-K-Metall-Gate auf Hafniumbasis im Jahr 2007 und den 22-nm-FinFET-Technologien im Jahr 2012 bei.

Der Chiphersteller stellte fest, dass beim Einsatz dieser Technologie in einem Testchip, der mit vorhandener Prozesstechnologie hergestellt wurde, die Taktrate um 6–7 % stieg, die IR-Spannung um 30 % reduziert wurde und die Zellauslastung in großen Bereichen der Effizienzkerne auf über 10 % anstieg 90 %. Zusammenfassend lässt sich sagen, dass diese Technik viele Vorteile bietet, aber die Implementierung und der Aufbau einer Heckstromversorgung ist aus verschiedenen Gründen harte Arbeit.

Der Aufbau eines Back-End-Stromverteilungsnetzwerks unterscheidet sich stark von herkömmlichen Front-End-Stromverteilungslösungen. Selbst die fortschrittlichsten Chips sind heutzutage einfach herzustellen. Die Produktion jedes Wafers beginnt mit der komplexen M0-Transistorschicht mit Abmessungen von nur 30 nm und den Möglichkeiten modernster Produktionswerkzeuge wie EUV-Scanner. Dann bauen die Hersteller weniger komplexe Transistorschichten und erhöhen die Größe schrittweise, da sie alle Schichten miteinander verbinden und alle Transistoren mit Strom versorgen müssen.

Die tatsächlich für I/O und Strom verwendeten physischen Kabel sehen im Vergleich zu Transistorschichten riesig aus, und mit jeder neuen Generation wird es schwieriger und kostspieliger, sie richtig zu verlegen.

Eine mit Intel PowerVia BS PDN entwickelte Siliziumscheibenplatte wird verarbeitet, wobei alle komplexen Logikschichten sowie Signalkabel hergestellt werden, dann der Wafer umschlossen und „auf“ dem Stromverteilungsnetzwerk aufgebaut wird. Wenn jedoch PDN auf Logiktransistoren integriert wird, wird überschüssiges Silizium von der Platte entfernt, und es werden viele Prozesse durchgeführt, darunter CMP-Stimulation, Messtechnik, Lithographie und Ätzen. Alle diese Prozesse erhöhen natürlich die Kosten.

Ben Sell, Intel Technology Development Vice President, sagte Folgendes über die Technologie der Zukunft:

Wie zuvor werden zunächst Transistoren aufgebaut und dann werden mittlere Beziehungsschichten hinzugefügt. Nun zum spaßigen Teil: Wir drehen den Wafer um und polieren alles, um das Substrat freizulegen, an das die Stromkabel angeschlossen werden. Wir nennen es Silizium-Technologie, aber die Menge an Silizium, die in diesen Wafern verbleibt, ist tatsächlich sehr gering.

Bei der PowerVia-Technologie sind mehrere Faktoren zu berücksichtigen. Erstens verändert sich der Herstellungsprozess drastisch, weshalb Intel nach einer Möglichkeit suchte, trotz radikaler Veränderungen eine hohe Leistung aufrechtzuerhalten. Was das zweite Element betrifft, musste das Backside-PDN genauso robust sein wie das aktuelle PDN und wie vorgesehen funktionieren. Drittens wird es in Zukunft schwieriger, die Chips zu kühlen, da die I/O- und Stromkabel jetzt auf beiden Seiten der Transistoren verteilt sind. Schließlich wird es äußerst schwierig sein, die problematischen Teile der Chips zu entdecken, da Intel die Back-End-Power-Middle-Kontakte entfernen muss, um Zugang zu den Transistorschichten zu erhalten.

Es gibt noch eine weitere Funktion des PowerVia-Prozesses. Intel geht davon aus, dass die Siliziumscheibe so viel Silizium von der Rückseite des Plattentellers verloren hat, dass sie ihre Steifigkeit verloren hat, und befestigt daher einen Trägerwafer auf der Signalseite des Wafers, um die Struktur in der Mitte zu halten. Auch dieser Trägerwafer wird mit der Zeit dünner, das Hinzufügen ist aber ebenfalls ein aufwändiger Prozessschritt.

Ein weiteres Problem mit Intels PowerVia-Stromverteilungsnetzwerk besteht darin, dass es keine eingebetteten Stromschienen mit BS PDN verwendet. Stattdessen werden sie sich auf nanoskalige Siliziumpfade (TSVs) verlassen, um Strom direkt an die Transistorschicht zu übertragen. Deshalb nennt das Unternehmen seine Technologie PowerVia.

Intel hat einen anderen Ansatz gewählt, insbesondere da es Probleme mit 10-nm-Prozesstechnologien hat. Das Unternehmen begann mit der Trennung des Entwicklungsprozesses von RibbonFET-GAA-Transistoren und PowerVia BS PDN. Sie erledigten ihre übliche Arbeit am RibbonFET und vereinfachten anschließend den Entwicklungsprozess ein wenig, indem sie mit bewährten FinFETs auf PowerVia debuggten.

Für die PowerVia-Tests hat Intel einen maßgeschneiderten Herstellungsprozess entwickelt, der auf der Intel 4 (7 nm)-Technologie basiert und bewährte FinFET-Transistoren verwendet. Was den mittleren Unterschied betrifft, wurde eine hintere Stromschiene anstelle einer herkömmlichen Stromschiene aus Standardprozessen verwendet. Dieser Prozess heißt Intel 4 +PowerVia und wird auf einem Chip mit dem Codenamen Blue Sky Creek getestet.

Der Blue Sky Creek-Testprozessor von Intel verfügt über zwei Chip-Chips mit vier Effizienzkernen basierend auf der Crestmont-Mikroarchitektur. Diese sind für den Betrieb bei 1,1 Volt und einer Geschwindigkeit von 3 GHz ausgelegt. Das Testtool wurde nur für zwei Zwecke entwickelt; Zunächst geht es darum, die Vorteile, Effizienz und Zuverlässigkeit des PowerVia BS PDN zu testen. Die zweite besteht darin, das Risiko zukünftiger 20A/18A-Prozesstechnologien zu beseitigen, indem alles getestet wird, was mit dem neuen Stromverteilungsnetz zusammenhängt, einschließlich der Fehlersuche.

Ben Sell gab auch verschiedene Details bekannt:

Normalerweise würden Sie die Silikonseite auch zur Wärmeableitung nutzen. Wir blockieren die Transistoren und die Frage ist? Haben Sie ein thermisches Problem? Gibt es zu viel lokale Erwärmung? An dieser Stelle können Sie wahrscheinlich von der Antwort ausgehen: Nein.

Einer der komplexesten Teile des Chipherstellungsprozesses waren die Debugging-Prozesse. Glücklicherweise haben die Verifizierungsingenieure von Intel jedoch einen Weg gefunden, die Schwierigkeiten zu überwinden.

Es gab viel Aufregung und Zögern, und das war wahrscheinlich am schwierigsten zu lösen; Es ging darum, wie man die Back-End-Stromverteilung debuggt. Das Testchip-Designteam hat dem Chip bewusst einige „Fehler“ hinzugefügt, ohne dass das Validierungsteam davon wusste. Die gute Nachricht ist, dass sie die Fehler gefunden haben. Wir haben in den letzten Jahren auf Blue Sky Creek enorme Fortschritte bei der Entwicklung und dem Test dieser Debugging-Funktionen gemacht.

Wir werden nicht lange auf die ersten öffentlichen Prozesstechnologien warten müssen, die das PowerVia-Stromverteilungsnetz nutzen. Die 20A-Technik soll im zweiten Halbjahr 2023 serienreif sein, die 18A-Technik im ersten Halbjahr 2024. Der erste Consumer-Prozessor, der im 20A-Produktionsprozess von Intel produziert wird, soll Mitte 2024 auf den Markt kommen und den Codenamen Arrow tragen See.


Wafer mit Blue Sky Creek Testchips.

Intels 18A- und 20A-Fertigungstechnologien werden sowohl für die eigenen Produkte des Unternehmens als auch für Kunden von Intel Foundry Services entwickelt. Daher kann PowerVia sowohl für Intel als auch für andere Unternehmen von großem Nutzen sein. Die Zeit wird zeigen, ob das PowerVia BS PDN einen greifbaren Nutzen bringt, aber Intel wird das erste Unternehmen sein, das bereit ist, solche Chips zu produzieren. TSMC wird voraussichtlich Ende 2026 oder Anfang 2027 eine ähnliche Technologie anbieten.

Samsung gab im Juli 2022 bekannt, dass es mit der Chipproduktion mithilfe der 3-nm-Fertigungstechnologie mit der Gate-All-Around (GAA)-Prozesstechnik begonnen hat. Der 3-nm-Prozess bietet im Vergleich zum 5-nm-Prozess einen um 45 % geringeren Stromverbrauch, eine um 23 % verbesserte Leistung und eine um 16 % kleinere Oberfläche. Im 3-nm-Prozess der zweiten Generation werden diese Werte auf 50 %, 30 % bzw. 35 % erhöht.

Der koreanische Halbleiterhersteller, der bei FinFET am Ende angelangt ist, will mit seiner erstmals angewandten GAA-Technologie, dem Multi-Bridge-Channel FET (MBCFET), die Leistungsgrenzen überschreiten. Mit der neuen Technik wird zwar die Versorgungsspannung reduziert, die Energieeffizienz aber auf ein höheres Niveau gesteigert. Gleichzeitig steigt die Leistung mit der aktuellen Kapazität des Treibers.

Samsung vermarktet seine multidirektionalen 3GAE-Feldeffekttransistoren (GAAFETs) als Multi-Bridge-Channel-Feldeffekttransistoren (MBCFETs). Der geringe Leckstrom der Transistoren ist eines der Hauptmerkmale, da das Gate nun auf allen vier Seiten vom Kanal umgeben ist. Ein weiterer Vorteil besteht darin, dass die Dicke der Kanäle reguliert werden kann, um die Leistung zu verbessern und den Stromverbrauch zu senken.

Der Begriff „Erstproduktion“ kann unterschiedlich interpretiert werden. Zusammenfassend lässt sich sagen, dass sich der Halbleiterriese derzeit in einem frühen Stadium der Massenproduktion befand. Danach konnten wir keine wirkliche Entwicklung dieser Technologie feststellen.

Ähnliche Beiträge

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert