AMD Details 3D V-Cache-Technologie der 2. Generation

AMD steht nicht still, die 3D-V-Cache-Technologie entwickelt sich rasant weiter. Zunächst einmal wurde der Beitrag der im Modell Ryzen 7 5800X3D mit Zen 3-Architektur verwendeten Technologie zur Leistung jetzt mit der Ryzen 7000X3D-Serie vollständig bestätigt.

Die Reds teilten neue Details über die neue 3D-V-Cache-Technologie, die von der Ryzen 7000X3D-Serie verwendet wird. Der in der Ryzen 7000-Serie enthaltene 3D V-Cache kann die L3-Cache-Kapazität für einen der Chipsätze auf bis zu 96 MB erweitern.

Die 3D-V-Cache-Technologie der zweiten Generation, die in der Ryzen 7000-Serie verwendet wird, ist auf dem 5-nm-Zen-4-CCD anstelle des 7-nm-Zen-3-CCD integriert. In der ersten Generation wurde der L3-SRAM-Chip (L3D) als zusätzlicher Cache-Layer verwendet, bei der neuen Generation hielt man sich wieder an das gleiche Design.

Zunächst hat AMD den 7-nm-SRAM-Die verkleinert. Während der Chipstapel bei der vorherigen Generation 41 mm² groß war, sind es bei der neuen Generation 36 mm². Die Gesamtzahl der Transistoren blieb mit ~4,7 Milliarden gleich, was bedeutet, dass die Transistordichte in der neuen Generation höher ist. Dies liegt daran, dass der Chip eine dichteoptimierte 7-nm-Version verwendet, die auf SRAM spezialisiert ist. Es fehlt auch die typische Steuerschaltung, die im Cache zu finden ist; Diese Schaltung ist im Grundmuster, das auch hilft, die Latenzbelastung zu reduzieren. Andererseits enthält der 5-nm-Die verschiedene Arten von Transistoren zusammen mit Informationspfaden und anderen Strukturtypen, die im optimierten L3-SRAM-Chip nicht zu finden sind.

Der CPU-Designer musste die Leistungs-TSVs von L3 auf die L2-Region aufgrund der geringeren Größe des 5-nm-L3-Cache auf dem Basischip (als Ergebnis der erhöhten Dichte und anderer Faktoren) erweitern. Für den Basischip erreichte AMD eine 0,68-fache effektive Flächenskalierung im L3-Cache, Informationspfaden und Steuerlogik im Vergleich zum alten 7-nm-Basischip.

7-nm-3D-V-Cache-Chip der 2. Generation7-nm-3D-V-Cache-Chip der ersten Generation5-nm-Zen-4-Core-Complex-Chip (CCD)7-nm-Zen-3-Core-Complex-Chip (CCD)
Abmessungen36mm^241mm^266,3 mm^280,7 mm^2
Transistorwert~4,7 Milliarden4,7 Milliarden6,57 Milliarden4,15 Milliarden
MTr/mm^2 (Transistordichte)~130,6 Millionen~114,6 Millionen~99 Millionen~51,4 Millionen

Signal-TSVs verbleiben im L3-Cache-Bereich auf dem Basischip, aber das Unternehmen hat den TSV-Bereich im L3-Cache um 50 % reduziert, indem es seine Erkenntnisse aus dem Design der ersten Generation angewendet hat, um die Gesamtschaltung im neuen Schnittstellendesign zu reduzieren. Alle Verbesserungen und diskontinuierlichen Analysen, die AMD implementiert hat, führten zu einer Bandbreitensteigerung von bis zu 25 % (2,5 TB/s). Die Effizienz hat sich ebenfalls geglättet, obwohl keine zufällige Metrik angegeben ist.

Ähnliche Beiträge

Schreibe einen Kommentar

Deine E-Mail-Adresse wird nicht veröffentlicht. Erforderliche Felder sind mit * markiert